

반도체 설계인력양성을 위한


6인치 Si CMOS 설계검증 플랫폼 개발 및 MPW 지원

『내 칩(My Chip) 제작 서비스』

2026년 6월 27일

내 칩(My Chip) 제작 서비스

- ✓ 반도체 설계 분야의 학부생 · 대학원생에게 공공팹을 활용한 6인치 CMOS 공정 기반 MPW 제작 지원
→ **학생들 본인의 설계 칩을 직접 검증** → 반도체설계 실무 인력양성




MPW 지원 공정

0.5 μ m Analog CMOS (5V)

■ 참여기관 간 공정 호환, 동일한 소자특성의 6인치 0.5 μ m Analog CMOS 표준 공정/소자 기술



- 2-Poly/3-Metal 공정
- CMOS, Diode, Sub-PNP BJT, Resistor, Capacitor 등
- 주요 공정
: Diffused Twin Well, LOCOS Isolation, Gate Oxide 110 Å,
Poly-Si Gate, PIP Capacitor, Poly2 Resistor



참여기관 공통 PDK

■ 참여기관 호환가능한 0.5 μ m Analog CMOS 표준 공정/소자의 공통 PDK 구축

- Design Rule, Design Guide & Tutorial
- Model Parameter
- Rule Decks (Calibre, Assura)
- Pcells, GPIO
- Standard Cell (구축중)



공공팹 소자 (5V, 0.5 μ m Analog CMOS)

✓ 공공팹 공통 2-Poly/3-Metal CMOS 표준공정 및 소자 특성 확보


설계 사용 소자

NMOS, PMOS (예: CMOS Inverter)	Cross-Section 	Layout & Schematic
BJT (Sub-PNP)		
Diode (P+/Nwell)		
Resistor, Capacitor		

소자 특성

❖ Electrical Characteristics (요약)

CMOS Parameter		Characteristics		
NMOS	Vt [V]	0.70 ± 0.1 (@W/L=20/20μm)		
	I _{dsat} [μA/μm]	0.75 ± 0.1 (@W/L= 20/0.5μm)		
	DIBL [mV/dec.]	550 ± 50 (@W/L= 20/0.5μm)		
	BVDSS [V]	40 ± 15 (@W/L= 20/0.5μm)		
PMOS	Vt [V]	≥ 8		
	I _{dsat} [μA/μm]	-0.95 ± 0.1 (@W/L=20/20μm)		
	DIBL [mV/dec.]	-0.95 ± 0.1 (@W/L= 20/0.5μm)		
	BVDSS [V]	-280 ± 30 (@W/L= 20/0.5μm)		
		100 ± 20 (@W/L= 20/0.5μm)		
		≤ -8		
Sheet Resistance (Ω/sq.)		Min.	Typ.	Max.
NWL		850	1000	1120
N+ S/D		50	65	80
P+ S/D		150	180	210
Poly		30	50	70
Poly2		110	125	140
Contact Resistance (Ω/ea.)		Min.	Typ.	Max.
N+ S/D Contact (0.6μm)		20	30	50
P+ S/D Contact (0.6μm)		70	90	110
Poly1 Contact (0.6μm)		15	20	25
Poly2 Contact (0.6μm)		40	50	60
Via1, Via2 (0.8μm)		0.3	0.5	1.0
Capacitance (fF/μm²)		Min.	Typ.	Max.
HTO 75 nm		0.45	0.5	0.55



- ✓ Design Rule
- ✓ Model Parameter
- ✓ Rule Deck(DRC, LVS, PEX)
- ✓ Pcells, GPIO, 표준 PAD
- ✓ Standard Cell
- ✓ Design Guide & Tutorial

- Layer 정보 (Process Layer, Rule Check Layer)
- Minimum & Maximum Size/Space
- Overlap Margin, Align Tolerance
- CMOS, BJT, Diode, CAP, RES, PAD Rule
- Electrical Target 등



- Devices: CMOS, Sub-BJT, Diode, Res, PIP-Capacitor
- DC Parameter
- Capacitance Parameter
- Temperature Parameter (25°C ~ 125°C)
- Corner Model (MOSFET)
- (미제공) RF Parameter, Noise Parameter

- SPICE Parameter Extraction



■ Pcells, Rule Decks

- Pcell: CMOS, BJT, Diode, Cap, Res, Logic Gate 등
- Rule Deck
 - Calibre: DRC, LVS, PEX, Antenna Rule
 - Assura: DRC, LVS, QRC

- Pcell 예: nand4





PDK (Process Design Kit)

✓ 학교/학생의 요구사항 반영하여 **지속적인 PDK Update 진행** → **사업 1단계 ('23~'25년) 총 8회 Update**

GPIO, 표준 PAD

- 공통 디자인룰 기반 Analog/Digital IC용 IO 9종
- 28-pin SOP 패키지를 위한 표준 PAD 디자인


No.	Name	Function	Schematic	Layout
1	PIC	Input Cell		
2	POB4	Output Cell with 4mA Driving Ability		
3	POB8	Output Cell with 8mA Driving Ability		
4	POB24	Output Cell with 24mA Driving Ability		
5	PBCT4	Bi directional Cell with 4mA Driving Ability, CMOS Input		
6	PBCT8	Bi directional Cell with 8mA Driving Ability, CMOS Input		
7	PANA	Analog Cell(N/P Diode Size : 30umx30umx4)		
8	PVDD	Power Clamp Cell		
9	PVSS	Ground Clamp Cell		



Standard Cell

- Digital IC 설계용 Standard Cell 33종 구축 중
- `25년 Physical Library, `26년 합성, P&R
(`26년 8월 하순 배포 예정)
- Open Source Tool 기반 표준셀


No.	Function	Description	No.	Function	Description
1	AND2X1	2-input AND gate	19	LATCH	D-type Latch
2	AND2X2	2-input AND gate	20	MUX2X1	2-to-1 Multiplexer
3	AOI21X1	2-input AND into 2-input NOR	21	NAND2X1	2-input NAND gate
4	AOI22X1	two 2-input AND into 2-input NOR	22	NAND3X1	3-input NAND gate
5	BUF2	Buffer cell	23	NOR2X1	2-input NOR gate
6	BUF4	Buffer cell	24	NOR3X1	3-input NOR gate
7	CLKBUF2	Clock Buffer	25	OAI21X1	2-input OR into 2-input NAND
8	CLKBUF2	Clock Buffer	26	OAI22X1	two 2-input OR into 2-input NAND
9	CLKBUF3	Clock Buffer	27	OR2X1	2-input OR gate
10	DFFNEGX1	D-type F/F with negative edge triggered	28	OR2X2	2-input OR gate
11	DFFP0SX1	D-type F/F with positive edge triggered	29	TBUF2X1	Tri-state Buffer
12	DFFSRX1	D-type F/F with active low set and reset	30	TBUF2X2	Tri-state Buffer
13	FAX1	Full Adder	31	XNOR2X1	2-input exclusive NOR gate
14	HAX1	Half Adder	32	XOR2X1	2-input exclusive OR gate
15	INVX1	Inverter cell	33	FILL	FILLER cell
16	INVX2	Inverter cell	34	FILLCAP	FILLER cell
17	INVX4	Inverter cell	35	FILLTIEH	FILLER cell
18	INVX8	Inverter cell	36	FILLTIEL	FILLER cell



<예> 2-input AND Gate>

Design Guide 및 Tutorial


- Design Guide (총 142 페이지)
 - PDK 환경 설정, Schematic, Pcell 및 Standard Cell 사용 지침서
- Design Tutorial (총 108 페이지)
 - Circuit Simulation, Layout, DRC/LVS/PEX 등 설계 실무 지도서




MPW 표준칩 구성

- ✓ Chip size : 1.9mm x 1.9mm, 1팀당 설계 면적 1.5mm x 1.5mm 활용, GPIO 사용시 설계 면적 1.0mm x 1.0mm 활용
- ✓ 팀(칩)당 구성인원 제한은 없으나 4명 내외 구성 권장
- ✓ 칩 크기가 다를 경우 별도 협의 후 제작 가능 (예: 3.8mm x 3.8mm, 패키지 칩제공 불가)


■ PAD 기본 정보



■ GPIO사용 및 패키지 진행 경우 (예)



■ 패키지 진행하지 않는 경우 (예) → PAD 자유로이 배치



‘My Chip 제작 서비스’ 진행 절차 (2024년~)



■ MPW 공고·접수: 대학 학기에 맞춰 4회/년 공고·접수

- 봄/여름/가을/겨울 학기 설계 → DB취합, Mask, MPW공정, 칩패키지 → (26년 부터) DB 제출 5개월 후 칩수령
- (일정 예) 6월 설계 접수 → 11월 패키지 칩 수령

■ 지원 자격

- 대학 학부 · 대학원생으로서 0.5 μ m Si CMOS 회로 설계 및 집적회로 특성 평가가 가능한 학생 (지도교수 승인)
- 졸업생, 휴학생 등 재학생이 아닌 경우와 연구소, 기업체 등의 경우 별도 협의 후 신청 가능


■ 신청 방법

- 학생 설계 완료 후 신청서와 설계 DB를 [모아랩 웹사이트 \(http://moafab.kr\)](http://moafab.kr) “내 칩 제작 서비스” 에서 팀 단위 (칩 단위)로 접수
- 접수 완료 후 홈페이지 접수리스트 확인 (신청누락 방지)

■ 결과보고서, 수수료


- 참여학생 개인별 결과보고서 작성/제출, 팀단위 작성의 경우 개인별 역할 기재 (제출 지연 시 다음 MPW 차수에 수수료 발급)
- [수료증\(대한전자공학회\)](http://moafab.kr): ‘내 칩 제작서비스’ 를 통하여 CMOS IC 설계와 MPW 칩 평가 과정을 수행한 참여자

■ 세부 내용: 모아랩 웹사이트(<http://moafab.kr>) “내 칩 제작 서비스” 차수별 공고문 공지




MPW 설계 DB (예)

'23년 설계 DB 취합




설계 예(1): 팀원 각자 본인 칩 설계

- 설계명: (1) 80dB-100MHz fully differential amplifier, (2) 100uA current reference, (3) 4-bit SIPO shift register, (4) StrongARM latch
- 팀수(학생수): 1팀(4명), 학부4학년




설계 예(2): 팀원 협력하여 1칩 설계

- 설계명: 상보 증폭기를 이용한 고속 데이터 변환기 개발 (A 2-times time-domain interpolating Flash ADC with complementary dynamic amplifier)
- 팀수(학생수): 1팀(3명), 학부4학년




MPW 제작 및 칩 패키지


- ✓ 공공랩 공통의 0.5 μ m CMOS (2-Poly/3-Metal) 공정으로 설계검증용 MPW 제작 (총 20 Photolithography, ~365 공정 Step)
- ✓ 팀당 Bare-Die 30개, 패키지 칩 20개 전달 → 패키지 상부 검은색 테이프 등으로 빛 차단 후 칩 평가 요





<대표 공정별 Scope 이미지>



<칩 다이싱>



< Bare-Die 및 패키지 칩>



< 28-Pin SOP 패키지, 고배율 현미경 사진 >

추진 현황


'24~'25년 'My Chip 제작 서비스' 일정

- ✓ '내 칩 제작 서비스' 연 4회 공고/접수: 대학 교육 및 설계 (봄·여름·가을·겨울학기) 일정으로 진행
- ✓ MPW 연 6-Lot 제작 (ETRI-DGIST-SNU, 분담 및 Back-up) → '26년부터 MPW 12-Lot 진행 예정 (MPW TAT 3개월)

'25년 '내 칩 제작 서비스' 공고(1차~4차)



'25년 MPW 일정표




*2025년 2차 '내 칩 제작 서비스'의 MPW 제작 TAT 3개월 시범 진행

추진 현황

'My Chip 제작 서비스' 참여 현황

My Chip 서비스 차수	참여학교수	지도교수	신청팀수	참여학생	비고
2023년	12 대학	14명	46팀	125명	➤ 완료
2024년 1차	9 대학	9명	11팀	36명	➤ 완료
2024년 2차	6 대학	7명	15팀	41명	➤ 완료
2024년 3차	13 대학	16명	24팀	68명	➤ 완료
2024년 4차	10 대학 + 1 고교	13명	36팀	101명	➤ 완료
2024년 소계	39 (중복제외 25)	45 (중복제외 38)	86 팀	246명	
2025년 1차	3 대학	3명	6팀	7명	➤ 완료
2025년 2차	13 대학	14명	27팀	66명	➤ 완료
2025년 3차	11 대학 + 1고교	12명	19팀	59명	➤ 완료
2025년 4차	16 대학 + 2고교	21명	32팀	84명	➤ 결과보고서 접수중
2025년 소계	46 (중복제외 28)	50 (중복제외 37)	84팀	216명	
2026년 1차	16 대학 + 1고교	22명	49팀	108명	➤ MPW 제작 중
2026년 2차	18대학	21명	45팀	111명	➤ MPW 제작 중
합계	132 (중복제외 46)	152 (중복제외 82)	310팀	806명	


'내 칩 제작 서비스' 차수별 참여현황




추진 현황

'My Chip 제작 서비스' 참여 현황

지역/대학별 교수 및 학생수 (`23년~`26년 2차)




기술 문의 현황 (`23년~`26년 현재)




추진 현황

참여현황 분석 (`24~`26년 2차)


팀 구성



연계 교육과정



설계 분야



추진 현황

MPW 사례 (학생 설계)


2025년 "내 칩
경진대회" 대상

□ C대학교, MPW23-1

많은 학생들의 설계를 하나의 칩에!

- 설계명: 산학 밀착형 T.O.P. 인재양성 시스템반도체 설계 인력양성을 위한 칩 설계 (8-bit Counter)
- 팀수(학생수): 23팀(68명), 학부3~4학년
- 4:1 MUX 및 그룹별 PAD 활용, 다수 설계팀을 한 칩으로 구현 → 16팀 MPW 칩 동작 확인, Timing 측정값 시뮬레이션과 유사



Block Diagram




Schematic



Layout



< 팀별 8비트 카운터 설계, 23팀 → 1칩 구성 >





< MPW 칩 평가 >




□ J대학교, MPW24-1

회로가 복잡한 ADC를 학부생이 설계!

- 설계명: CDA를 이용한 6-bit Asynchronous Loop-Unrolled SAR ADC
- 팀수(학생수): 1팀(3명), 대학생 (학부 4학년)
- 고성능 아날로그-디지털 변환 솔루션 회로 설계 → ADC 정상 동작 확인 (샘플링 속도 = 10 MS/s, 입력 주파수 = 5 MHz)



< 회로 설계, 시뮬레이션, Layout >



< MPW 칩 및 평가 결과 >


MPW 사례 (학생 설계)

2025년 "내 칩
경진대회" 대상


■ K대학교, MPW24-2

오픈소스 툴로 디지털IC 설계!



- 설계명: 8-bit Processing Element for Scalable Tap FIR Filter
- 팀수(학생수): 1팀(1명), 대학생 (학부 4학년)
- Open Source EDA Tool 사용, 지도교수의 Standard Cell 구현 후 학생 Digital IC 설계 → 16-bit 덧셈기 정상동작 확인



- Verilog RTL Synthesizer: Yosys
- Auto-Placer: GrayWolf
- Auto-Router: QRouter
- Layout Editor/GDS Generator: Magic
- LVS: Netgen
- Schematic Editor: XScem
- Spice: NGSpice



< 오픈소스 툴 디지털IC 설계 Flow 및 FIR Filter 설계 >




< MPW 칩 평가, KCS2025 시연 >

■ K대학교, MPW25-1


자발적 재참여 (성장 사례)!

- 설계명: 12비트 CORDIC 기반 NCO(Numerically Controlled Oscillator) 설계
- 팀원(학생수): 1명 (학부 4학년)
- 기능을 3분할 하여 내 칩 제작 후 PCB 연결하여 시스템 동작 구현 → 각 하위회로 검증 및 NCO 동작 확인, QPSK 디지털통신 변조 활용 시뮬레이션



< 레이아웃 설계 >

- 설계(1) 위상누산기
- 설계(2) CORDIC 연산기
- 설계(3) 출력사분면 제어기



< 3개 하위 회로로 NCO 구성, MPW 칩 평가 (주파수 변조 정현파 구현) >


추진 현황

MPW 사례 (학생 설계)


S대학교, MPW25-1

MPW를 메모리 셀 개발에 활용!

- 설계명: Analog PIM을 위한 3T Single Poly e-Flash 설계 및 특성 분석
- 팀수(학생수): 1팀(4명, 대학생 (학부 4학년))
- 측정 Data 기반 FN 터널링 모델링으로 e-Flash 셀 설계, 시뮬레이션 및 레이아웃
→ SLC on/off ratio 1.7×10^4 , Analog PIM, NeuroSim 으로 90% 이상 정확도 확인



< 소자구조, 시뮬레이션 및 Layout >




< MPW 칩 평가, AnalogPIM시뮬레이션 >


K대학교, MPW25-2

박사과정 학생이 연구목적으로 참여!

- 설계명: 비트 분리 곱셈기와 SRAM을 활용한 희소성 인지형 CNN 추론 시스템 구현
- 팀수(학생수): 1팀(1명), 대학원생 (박사과정)
- 비트 분리 Radix 4 Booth 곱셈기와 SPI 기반 32X8 SRAM 설계/제작, 희소성 인지형 CNN 추론 시스템 구현 → 정확도 98%, 전력 소모 27% 감소, 지연시간 30% 감소 확인



< CNN 추론시스템, 32x8 SRAM 레이아웃 >



SRAM		IEIE'24	This Work
Technology	500nm/5V	500nm/5V	500nm/5V
SRAM Array	32X4	32X4	32X8
Cell Size	325.27μm ²	183.54μm ²	183.54μm ²
SRAM Size	196,000μm ²	84,624μm ²	84,624μm ²
SRAM Size/Cell	1,531μm ²	331μm ²	331μm ²
Power	7.02mW	5.7mW	5.7mW
Frequency(On-Chip)	417MHz	158.7MHz	158.7MHz

비트 분리 가능한 곱셈기			
Technology	500nm/5V	500nm/5V	500nm/5V
Area	183.5 μm ²	183.5 μm ²	183.5 μm ²
Power	4.4 mW	4.4 mW	4.4 mW
Frequency(On-Chip)	142 MHz	142 MHz	142 MHz


CNN	BSM OFF	BSM ON	개선율
추론 정확도	98.0 %	97.9 %	- 0.1 %
평균 지연시간	163 ms	114 ms	30.1 %
평균 전력소모	20.7 mW	15.1 mW	27.1 %

< MPW 칩 평가, PIM 시뮬레이션 >

추진 현황

대학 교과과정 사례

제주대학교, 학사 교육 프로그램 운영



- ✓ 컴퓨터 이용 회로 설계: Analog circuits design (OrCAD + Bread board)
- ✓ 집적회로 설계 및 실습: Analog & Digital circuits design (Virtuoso, Spectre)
- ✓ 혼성신호IC 설계 및 실습: ADC design (Virtuoso, Spectre, Digital back-end)

- ✓ Schematic 설계 → Layout 설계 → Chip 제작 → 측정용 PCB 제작
- ✓ ADC 10종 MPW 칩 제작 (참여인원: 20명)
- SCIE 2편, 국내 학술대회 14편, 국외 학술대회 3편, 진학 9명, 펄리스 취업 4명

서울과학기술대, 학사·석사 커리큘럼 적용

	3학년 1학기	3학년 2학기	4학년 1학기	4학년 2학기
	석사 1학기	석사 2학기	석사 3학기	석사 4학기
기초 교과목	통신시스템 제어공학 마이크로프로세서 반도체공학 디지털시스템설계	이동통신공학 제어시스템설계 마이크로프로세서응용 반도체디바이스 응용과설계 컴퓨터구조	영상처리 운영체제 광통신공학 반도체공정 컴퓨터네트워크	임베디드시스템 인공지능반도체소자 TCP/IP네트워크
심화 교과목	머신러닝 디지털신호처리 전자회로1 My	모바일프로그래밍 RF회로설계 전자회로2 My	전력전자 집적회로 My 캡스톤디자인1 PJ My	안테나공학 캡스톤디자인2 PJ My
융합심화 (프로젝트 기반 교과) PJ MyChip 활용 교과목 My		마이크로파공학	고집적회로설계 인공신경망과 딥러닝	고집적보안회로 혼성신호 집적회로설계
			논문연구1	논문연구2

◆ 교과 과정 (‘23년~’25년)

- (전자회로1) 반도체설계 EDA + PDK 학습 교과목
- (전자회로2) AMS, 배치설계, 측정 (MyChip)
- (집적회로) Full Custom AMS 회로 설계 (MyChip)
- (캡스톤 디자인) 응용 AMS 회로 설계 (MyChip)
- PIM, CIM AI 반도체, EM+RF 설계 확대
- 대학원 석사 과정 수강대상 확대

◆ MyChip 참여

- ‘23년~’26년 학사과정 56명 참여 → 교내외 수상 3건, 학술대회 발표 4건
- 디지털 합성 및 배치 설계 Flow 구축 → 오픈소스 EDA 적극 활용을 통한 학생 접 근성 확대
- 아날로그, 디지털, Mixed-Signal IP 확보, 설계 교과목 프로젝트 활용

추진 현황

대학 교과과정 사례


고려대학교, 정규/비정규 교육과정 운영

정규 교육과정

(종합설계1)'25년 반도체 설계 전공 교수 1인 진행
(종합설계2)'25년 반도체 설계/소자 전공 교수 2인 진행
(종합설계1)'26년 대학원생 조교 + 학부생 공동 참여
→ 반도체 공정/소자/설계/측정 분석 융합 교육 프로그램 블로그
(<https://cafe.naver.com/mychipinout>)



비정규 교육과정

(반도체 동아리) 동아리 활동으로 설계 프로젝트 참여
(학과 학회) 기존 하드웨어/소프트웨어 학부 학회 참여
→ 동아리 카페 (<https://cafe.naver.com/kusemiconductor>)
→ 동아리 + 학회 공동 참여 → '26년 1차 MPW에 설계 제출
→ 비정기적인 IC 설계, 소자 제작, 측정분석 실험실습과 연계



오픈소스 디지털 반도체 설계 교실 'My Chip on My Desk'

- 고경력전문인력활용사업(ETRI) 연계 반도체설계교실 개설
- 교육 내용 : '내 칩 제작 서비스' PDK와 오픈소스 설계 툴을 이용한 디지털반도체 설계 이론·실습, MPW용 GDS 제출 및 칩 테스트 과정
- 교육 방법 - 대학 방문 교육 (서울대/고려대 진행중, 제주대/서울과기대 등 계획 중)
- 전국대학 대상 수강생 모집 후 집체교육 검토
- 리눅스, 오픈소스 EDA 툴, My Chip PDK가 설치된 디스크 이미지 제공
- "오픈소스 내 칩 디자인 킷" 사용자 그룹: <https://groups.google.com/g/mychip-on-mydesk>, 블로그: <https://fun-teaching-goodkook.blogspot.com>





추진 현황

교육 활용

■ IDEC 강좌

- 강사: 정용운교수 (세종대학교)
- 강의제목: Full Custom Layout Design (1), (2)
- 교육내용: '내 칩 제작 서비스' PDK를 활용하여 Circuit 예제를 통한 반도체 Layout 설계, DRC, LVS, PEX 등 Full Custom 집적회로 Design 및 Verification
- 강의방법: 온라인 강의 (강의자료 및 동영상)

캠퍼스	강의제목	강사정보	강의시간	등록일	비고
본센터	[IDEC 제작강좌] Innovus를 이용한 Place..	박규란/석사과정/한양대학교	4시간	2024.11.15	
본센터	[IDEC 제작강좌] Design compiler의 이해..	박규란/석사과정/한양대학교	3시간	2024.11.15	
본센터	[IDEC 제작강좌] Full Custom Layout Des..	정용운/조교수/세종대학교	3시간	2024.10.23	
본센터	[IDEC 제작강좌] Full Custom Layout Des..	정용운/조교수/세종대학교	5시간10분	2024.10.23	





■ IDEC 강좌 (재직자 우선 교육)

- 강사: 우기찬 박사 (한국광기술원)
- 강의제목: 집적회로 기초 실무교육(Full Custom IC 설계/Layout)
- 교육내용: 집적회로 Full Custom IC 설계를 위한 기초 아날로그 및 디지털 회로 이론 및 실습
- 강의방법: 온라인 강의

캠퍼스	전남대-아카데미	구분	설계강좌 / Mixed / 초중급 / 이론+실습
강의제목	집적회로 기초 실무교육 (full custom IC 설계/Layout)		
강의일자	2025-01-14 ~ 2025-01-16	신청 및 취소기간	제작자: 2024-12-16 00:00 ~ 2024-12-22 23:59 전 체: 2024-12-23 00:00 ~ 2025-01-10 23:59
강의형태	대면	신청현황	14/30명
강의형태	온라인	신청현황	36/30명
수강료(일반)	무료	수강료(학생)	무료
수강대상	관심있는 재직자 및 학부생, 대학원생		
사전적식 선수과목	전자회로, 아날로그 집적회로, 디지털 집적회로		

강좌상세


일자	2025-01-14	시간	10:00 ~ 12:00	강사	우기찬 선임연구원 한국광기술원
내용	- Layout 기초 이론 - Well, Metal, Active and Poly Layer 등 Layout 설계 기초				
일자	2025-01-14	시간	12:00 ~ 14:00	강사	우기찬 선임연구원 한국광기술원
내용	MOSFET, Resistor, Capacitor 등 소자 특성 및 설계 이론				
일자	2025-01-15	시간	10:00 ~ 12:00	강사	우기찬 선임연구원 한국광기술원
내용	- CMOS Logic 기초 이론 - latch vs Flip-flop 기본 이론				
일자	2025-01-15	시간	13:00 ~ 16:00	강사	우기찬 선임연구원 한국광기술원
내용	- Stick Diagrams 이론 및 Layout example 분석 - Inverter 특성 분석하기				
일자	2025-01-16	시간	10:00 ~ 12:00	강사	우기찬 선임연구원 한국광기술원
내용	- Virtuoso 기본 기능 이해 - Inverter, Shift-register 등 기본 회로 schematic & simulation				
일자	2025-01-16	시간	13:00 ~ 16:00	강사	우기찬 선임연구원 한국광기술원
내용	- inverter, Shift register Layout 실습 - DRC, LVS 실습 및 디버깅				



2026년 일정

2026년 'My Chip' 제작 서비스' 일정

- ✓ '내 칩 제작 서비스' 공고/접수: 대학 교육일정 (봄/여름/가을/겨울 학기)에 맞추어 총 4회 공고, 접수
- ✓ 각 차수마다 선행/후속 MPW 진행(사전 협의), 대학일정에 탄력적 대응 및 MPW Back-up → MPW 연 12-Lot 진행, TAT 3개월
- ✓ '26년 8월 하순, 디지털C 설계 지원을 위한 Standard Cell 제공
- ✓ 대한전자공학회 추계학술대회 'My Chip 경진대회' (11/27), 부총리 겸 과학기술정보통신부장관상 등 포상 예정



대한전자공학회 2026년 추계학술대회 내 칩(My Chip) 경진대회

2026년 11월 27일(금) / 곤지암리조트 (경기도 광주)

반도체설계검증인프라활성화사업에서 '내 칩(My Chip) 제작 서비스'에 참여한 학부생 및 대학원생을 대상으로 'My Chip 경진대회'를 개최합니다. 이번 경진대회를 통하여 반도체 회로설계와 칩평가에 대한 성과 발표 및 기술 교류의 자리를 마련하고자 하며, 학생들의 많은 관심과 참여를 바랍니다.

- ◆ 공모주제: 반도체설계검증인프라활성화사업의 '내 칩(My Chip) 제작 서비스'를 통해 수행한 IC 설계 과정, 설계 내용과 MPW로 제작한 본인의 칩 평가 결과
※ Analog, Digital, Mixed-Signal 등 반도체 설계 및 평가 관련 전 분야
- ◆ 참가자격: '내 칩(My Chip) 제작 서비스'에 참여한 팀 (개인 또는 단체)
※ 경진대회 이전에 논문을 제출한 경우도 참여 가능 (단, 기수상자 제외)
- ◆ 참가방법: 대한전자공학회 2026년 추계학술대회 'My Chip 경진대회' 논문 또는 심사용 파일 제출
- ◆ 진행일정: 논문제출마감: 2026년 10월 20일(화)
논문심사결과 통보: 2026년 11월 2일(월)
논문발표 심사 및 시상: 2026년 11.27 (금), 2026년도 대한전자공학회 추계학술대회장
※ 상세 일정 및 참가 방법은 추후 공고 예정
- ◆ 시상내역: 대상 2장: 부총리 겸 과학기술정보통신부 장관상 및 상금 (각 300만원)
우수상 12장: 한국연구재단 이사장상, 대한전자공학회 회장상, ETRI 원장상, 서울대 총장상, DGIST 총장상, 세미파워상 및 상금 (각 150만원)
※ 포상규모는 참가인원 등 사정에 따라 변경될 수 있음.
- ◆ 문의안내: 대한전자공학회 사무국 (02-553-0255, 내선 6번)
한국전자통신연구원 '내 칩 제작 서비스' 담당자 (moseho@etri.re.kr, 042-860-5553)

주최: SEMI KOREA, 주관: 대한전자공학회, 후원: ETRI, CGST, KION, SEMI KOREA

감사합니다!